/ Products / PureSpec CE-ATA
 

CE-ATA Verification IP - PureSpec

PureSpec™-CE-ATA は、CE-ATAデザインのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。PureSpec検証IPでは、トポロジ内のすべてのコンポーネントに対応した構成可能なバス機能モデル、プロトコルモニタ、アサーションライブラリを含んでいます。PureSpec-CE-ATAは、高品質、高性能、および検証生産性を向上できるように設計されています。

Evaluate PureSpec-CE-ATA icon

Key Features:
  • Complete protocol validation solution
  • Most extensive coverage of the CE-ATA specification
  • Built on PureSpec proven architecture
  • Data generation and compliance suite
  • Supports verification tools, languages, & methodologies

Specification Coverage

Specification Coverage

Coverage of the CE-ATA Specification

PureSpec-CE-ATA はCE-ATA仕様において、最も広く使われている検証IPです。次の特長を含みます。

  • CE-ATA 仕様の全タイミングのバス機能モデリング
  • 複数のテストベンチおよび言語インターフェイス -Verilog, VHDL, C/C++, System C, e, OpenVera, SystemVerilog
  • MMC ステートマシンのサポート - CMD0, CMD12, CMD39, CMD60, CMD61
  • ATAコマンドのサポート - IDENTIFY DEVICE, READ DMA EXT, WRITE DMA EXT, Software ATA reset
  • 全ての状態、コントロールレジスタを完全にサポート
  • ハードディスクストレージのモデリング
  • 制御可能なプロトコル・チェッカ
  • 実装仕様に基づいた広範なコンフィギュレーション機能
  • 強力なエラー挿入機能
  • 累積的な機能カバレッジ・レポート
  • 統合の容易性、効率的なデバッグ機能

Fabric Topography

PureSpec CE-ATAでは、トポロジ内のCE-ATAホストやデバイスコンポーネントを完全にモデリングできます。仕様に準拠した一般的なモデルもエミュレートできます。共通のCE-ATAコンポーネント・コンフィギュレーションのライブラリは、デナリからオンラインで入手できます。

LayerModel Highlights
MMC Command Layer The MMC Command state machine is responsible for CMD line and is in control of the MMC layer.
MMC Data Layer The MMC Data state machine performs operations as requested by the command state machine and acts as a data movement engine.
ATA Layer The ATA state machine defines the required ATA behavior.
Registers Consists of both CE-ATA and Denali model configuration registers. These registers can be accessed through backdoor calls in the testbench.

 

Architecture

PureSpec は、複雑なインターフェイス・プロトコルへのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。

  • 数千のランタイム・チェックを行う完全なアサーションライブラリ
  • コンフィギュレーション可能なバス機能モデルとプロトコル・モニタ
  • 制約付きランダムトラフィック生成
  • 定義済みのシーケンス・ライブラリ
  • 検証カバレッジを向上させるビルトイン・ライブラリ
  • 相互運用性テストのモニタ
  • 強力なエラー挿入機能
  • 累積的な機能カバレッジ・レポート
PureSpec Diagram

Data Generation

PureSpec CE-ATAには、定義済みの疑似ランダム・バス・トラフィックをすべてのレイヤで駆動するための高性能データ生成エンジンが用意されています。挿入されたエラーおよびエラー状態にはフラグが付けられ、CE-ATA仕様に従って修復されます。高度に統合されたPureSpec CE-ATAのモデル動作およびデータ生成エンジンでは、コンテキストに応じた高度なデータ生成手法がテスト・プランの実行に適用されます。これにより、テスト・プランの定義から実装への直接変換が可能になるため、検証タスクが大幅に高速化され、検証全体の生産性が向上します。累積的なカバレッジ・データベース機能では、テスト・プラン全体でのDUTの十分な実行が保証されます。

Language/Methodologies/Tools

Languages:
  • Verilog
  • SystemVerilog
  • VHDL
  • C
  • C++
  • SystemC
  • 'e'
  • OpenVERA
Directly integrated into all advanced verification methodologies
  • OVM
  • VMM
  • eRM
Verification tool:
  • Verilog HDL - VCS, Incisive Enterprise Simulator, ModelSim
  • VHDL - ModelSim, Incisive Enterprise Simulator
  • Specman Elite
  • SystemC - OSCI, Incisive Enterprise Simulator
  • Synopsys® VERA
  • CoWare® N2C, ConvergenSC