/ Products / PureSpec Ethernet
 

Ethernet Verification IP - PureSpec

PureSpec™-Ethernet は、Ethernetデザインのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。PureSpec検証IPは、MAC、PHYを含む、トポロジ内のすべてのコンポーネントに対応した構成可能なバス機能モデル、プロトコルモニタ、アサーションライブラリを含んでいます。PureSpec-Ethernet は、高品質、高性能、および検証生産性を向上できるように設計されています。

Evaluate PureSpec-Ethernet icon

Key Features:
  • Complete protocol validation solution
  • Most extensive coverage of the Ethernet specifications
  • Built on PureSpec proven architecture
  • Data generation and compliance suite
  • Supports verification tools, languages, & methodologies

Specification Coverage

Coverage of the Ethernet Specification

PureSpec-Ethernet は Ethernet仕様において、最も広く使われている検証IPです。次の特長を含みます。

  • IEEE802-3仕様の全タイミング、バス機能モデル
  • [S][X][R][G]MII、XLGMII (40G)、CGMII (100G)、[R]TBI、XSBI、XAUI、シリアル、10bit インタフェース、40GBASE-R、100GBASE-R および バックプレーンEthernet (1G-KX, 10G-KX4, 10G-KR, and 40G-KR4) インタフェース仕様に準拠
  • 10Mb/s, 100Mb/s, 1Gb/s, 10Gb/s, 40Gb/s, 100Gb/sをサポート
  • 半二重フロー制御 (バック・プレッシャ付き) および全二重フロー制御をサポート
  • プライオリティに応じたフロー制御オペレーション
  • CL37 1000BASE-Xオート・ネゴシエーションのフル・サポート
  • バックプレーンEthernet CL73オート・ネゴシエーションのフル・サポート
  • 全フレーム・タイプ(Data、Pause、VLAN、Jumbo)に対応
  • CRC生成とチェック
  • MDIOインタフェース、全インタフェースのステーション管理レジスタのサポート
  • LPIモードでのバックプレーンPHYタイプ 1G-KX, 10G-KX4および10G-KR省電力イーサネットをサポート
  • 10G-KR、40G-KR4、40GBASE-R および 100GBASE-R に対応したFECをサポート
  • 制御可能なプロトコル・チェッカ
  • 実装仕様に基づいたコンフィギュレーション機能
  • あらかじめ定義されたトラフィック・ライブラリ
  • ユーザがカスタマイズ可能なトラフィック生成
  • 強力なエラー挿入 / 検出機能
  • 累積的な機能カバレッジ・レポート
  • 容易なインテグレーション、効率的なデバッグ機能

Fabric Topography

PureSpec-Ethernet は、MAC、PHY、media-allインタフェースなど、トポロジ内のすべてのEthernet コンポーネントを完全にモデリングしています。また、仕様に準拠した一般的なモデルもエミュレートできます。共通のEthernet コンポーネント・コンフィギュレーションのライブラリは、デナリからオンラインで入手できます。

LayerModel Highlights
MAC Layer Appends MAC fields to client payload on TX, strips MAC fields on RX, and performs checks. Computes CRC or uses client supplied CRC.
RS LayerConverts MAC frame data into format required by the PHY side interface, adjusts data rate to the device speed, adds start and end of frame symbols (if needed), handles link fault signals from PHY.
PHY LayerCompletely models bit stream transmission, reception, encoding, decoding, and clock recovery & synchronization.
RegistersConsists of both MDIO and Denali model configuration registers. The MDIO registers can be accessed through MDIO interface or back-door API calls in the testbench.

 

Architecture

PureSpec は、複雑なインターフェイス・プロトコルへのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。

  • 数千のランタイム・チェックを行う完全なアサーションライブラリ
  • コンフィギュレーション可能なバス機能モデルとプロトコル・モニタ
  • 制約付きランダムトラフィック生成
  • 定義済みのシーケンス・ライブラリ
  • 検証カバレッジを向上させるビルトイン・ライブラリ
  • 相互運用性テストのモニタ
  • 強力なエラー挿入機能
  • 累積的な機能カバレッジ・レポート
PureSpec Diagram

Data Generation

PureSpec-Ethernet には、定義済みの疑似ランダム・バス・トラフィックをすべてのレイヤで駆動するための高性能データ生成エンジンが用意されています。挿入されたエラーおよびエラー状態にはフラグが付けられ、Ethernet 仕様に従って修復されます。高度に統合されたPureSpec-Ethernet のモデル動作およびデータ生成エンジンでは、コンテキストに応じた高度なデータ生成手法がテスト・プランの実行に適用されます。これにより、テスト・プランの定義から実装への直接変換が可能になるため、検証タスクが大幅に高速化され、検証全体の生産性が向上します。累積的なカバレッジ・データベース機能では、テスト・プラン全体でのDUTの十分な実行が保証されます。

Language/Methodologies/Tools

Languages:
  • Verilog
  • SystemVerilog
  • VHDL
  • C
  • C++
  • SystemC
  • 'e'
  • OpenVERA
Directly integrated into all advanced verification methodologies
  • OVM
  • VMM
  • eRM
Verification tool:
  • Verilog HDL - VCS, Incisive Enterprise Simulator, ModelSim
  • VHDL - ModelSim, Incisive Enterprise Simulator
  • Specman Elite
  • SystemC - OSCI, Incisive Enterprise Simulator
  • Synopsys® VERA
  • CoWare® N2C, ConvergenSC