/ Products / PureSpec USB 3
 

Verification IP – PureSpec-USB3

PureSpec™ USB 3.0 は、SuperSpeed USB 3.0 デザインのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。PureSpec 製品には、すべてのプロトコル・レイヤおよびデバイス・タイプのシミュレーション・モデルが含まれており、トラフィック生成や、適合性を検定する一連のテストが可能です。PureSpec検証IPでは、トポロジ内のすべてのコンポーネントに対応した構成可能なバス機能モデル、プロトコルモニタ、アサーションライブラリを含んでいます。PureSpec USB 3.0 は、高品質、高性能、および検証生産性を向上できるように設計されています。サードパーティの検証プランニングツールにシームレスに統合可能です。

Evaluate PureSpec-USB 3.0 icon

Key Features:
  • Complete protocol validation & planning solution
  • Most extensive coverage of the SuperSpeed USB 3.0 specification
  • Built on PureSpec proven architecture
  • Data generation and compliance suite
  • Supports verification tools, languages, & methodologies

Specification Coverage

Coverage of the SuperSpeed USB 3.0 specification

PureSpec-USB3.0 は USB3.0 仕様において、最も広く使われている検証IPです。次の特長を含みます。

  • USB 仕様のフル・タイミングのバス機能モデリング
  • ホスト、デバイス、およびハブのモデリング
  • 全てのレイヤ (フレームワーク、プロトコル、リンク、物理) をサポート
  • パワー管理をサポート
  • 半二重、4本の差動信号 および 8b/10b インタフェースをサポート
  • SuperSpeed USB、Full、または High Speed モードでの動作
  • 詳細にわたる累積的な機能カバレッジ
  • 完全な USB エニュメレーション

Fabric Topography

PureSpec-SuperSpeed USB は、ホスト、デバイス、ハブなど、トポロジ内のすべてのUSB 3.0コンポーネントを完全にモデリングしています。共通のUSB 3.0コンポーネント・コンフィギュレーションのライブラリは、デナリからオンラインで入手できます。

Protocol LayersModel Highlights
Framework Layer Completely models all of the descriptors and device states.
Protocol Layer Completely models the protocol for end-to-end communication of packets for all transfer types.
Link Layer Completely models LTSSM state machine, link flow control, packet framing, and link power management.
Physical Layer Completely models 8b/10b and serial interfaces, scrambling/unscrambling, encoding/decoding, clock recovery, and LFPS signaling.

Architecture

PureSpec は、複雑なインターフェイス・プロトコルへのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。

  • 検証作業を軽減する構成可能なテストプラン
  • ビルトインされたカバレッジ および シーケンス・ライブラリ
  • サードパーティの検証プランニングツールにシームレスに統合可能
  • コンプライアンス・テスト・スイート「 PureSuite USB3.0 」

Additional features:

  • 数千のランタイム・チェックを行う完全なアサーションライブラリ
  • コンフィギュレーション可能なバス機能モデルとプロトコル・モニタ
  • 制約付きランダムトラフィック生成
  • 定義済みのシーケンス・ライブラリ
  • 検証カバレッジを向上させるビルトイン・ライブラリ
  • 相互運用性テストのモニタ
  • 強力なエラー挿入機能
  • 累積的な機能カバレッジ・レポート
PureSpec Diagram

Data Generation/Coverage

Constrained Random Data Generation and Coverage Driven Verification

PureSpec-USB 3.0 には、定義済みの疑似ランダム・バス・トラフィックをすべてのレイヤで駆動するための高性能データ生成エンジンが用意されています。挿入されたエラーおよびエラー状態にはフラグが付けられ、USB 3.0 仕様に従って修復されます。累積的なカバレッジ・データベース機能では、テスト・プラン全体でのDUTの十分な実行が保証されます。PureSpec-USB 3.0 は、ピン・レベルで対話できるだけでなく、メモリ・イメージの直接ロードおよび保存、メモリ・ワードのリード/ライト、トランザクション・レベルでのコールバックの始動を行う手続き型インタフェースも持っています。

  • 定義済みのプロトコル特有の制約
    • PureSpec USB 3.0は、SuperSpeed USB 3.0仕様に準拠している組み込み済みの制約ライブラリをサポートしています。それによって、制約のあるランダム・スティミュラス生成を可能にし、最大限の柔軟性を実現します。
  • 定義済みテスト・シーケンスライブラリ
    • PureSpec USB 3.0は、SuperSpeed USBコンプライアンスのスティミュラスを生成する、定義済みテスト・シーケンスをサポートします。テスト・シーケンス・ライブラリを使用すると、ユーザはさまざまなテスト・シナリオをすばやく作成できます。
  • カバレッジ・ドリブン検証を有効にするカバレッジ・ライブラリ
    • PureSpec USB 3.0は、定義済みカバレッジ・ライブラリをサポートしており、カバレッジ・ドリブン検証をすぐに実現できます。ライブラリには、さまざまなSuperSpeed USB特有のカバレッジ・ポイントが含まれています。これによって、検証プロセス時に機能カバレッジを測定できます。

Language/Methodologies/Tools

Languages:
  • Verilog
  • SystemVerilog
  • VHDL
  • Cc
  • C++
  • SystemC
  • 'e'
  • OpenVERA
Directly integrated into all advanced verification methodologies
  • OVM
  • VMM
  • eRM
Verification tool:
  • Verilog HDL - VCS, Incisive Enterprise Simulator, ModelSim
  • VHDL - ModelSim, Incisive Enterprise Simulator
  • Specman Elite
  • SystemC - OSCI, Incisive Enterprise Simulator
  • Synopsys® VERA
  • CoWare® N2C, ConvergenSC